# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09321234 A

(43) Date of publication of application: 12.12.97

H01L 27/10 (51) Int. CI

H01L 27/04

H01L 21/822

H01L 27/108

H01L 21/8242

H01L 21/8247

H01L 29/788

H01L 29/792

H01L 37/02

H01L 41/09

H01L 41/18

H01L 41/22

// H01L 21/316

(21) Application number: 08145425

(22) Date of filing: 07.06.96

(30) Priority:

25.03.96 JP 08 67773

(71) Applicant:

SHARP CORP

(72) Inventor:

ITO YASUYUKI USHIKUBO MAHO YOKOYAMA SEIICHI MATSUNAGA HIRONORI


# (54) FERROELECTRIC THIN FILM DEVICE, MANUFACTURE THEREOF AND FERROELECTRIC MEMORY DEVICE

### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a ferroelctric thin film device, a manufacturing method thereof and a ferroelectric memory device, enabling the low temp. film forming with reduced leak current.

SOLUTION: The method of manufacturing a ferroelectric thin film device having a lower electrode layer 4, the ferroelectric thin film 5 and upper electrode layer 6 successively laminated on a substrate comprises forming an oxide thin film to be the ferroelectric thin film 5 on the lower electrode layer 4 formed on the substrate by the physical or chemical vapor deposition, forming the upper electrode layer 6 on this oxide thin film, and heating it to form the ferroelectric thin film 5 in a less pressure gas atmosphere than 1 atm. in a heat treating step.

COPYRIGHT: (C)1997,JPO



# (19)日本国特許庁(JP)

# (12) 公開特許公報 (A)

# (11)特許出頭公開番号

# 特開平9-321234

(43)公開日 平成9年(1997)12月12日


(51) Int Cl.* H 0 1 L	27/10 27/04 21/822 27/108 21/8242	機別記号 4.5.1	庁内整理番号 審查請求	FI HOI	97 21 27 27	/10 //02 //316 //04 //10 [の数11	OL	X C 651 (全16頁)	技術表示を	
(21) 出襄書号		<b>特職平8</b> -145425	n 8 5	(71)出頭人 000005049 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号						
(22)出顧日 (31)優先權主張番号 (32)優先日 (33)優先權主張国		平成8年(1996)6月 特觀平8-67773 平8(1996)3月25日 日本(JP)	<b>₹</b> 7日	(72)	発明者	伊藤 大阪府	康幸	阿伯野区長粒		シ
			日	(72)	発明者	牛久伍 大阪府	真朝	(阿倍野区長社	町22番22号	シ
				(72)	発明者	大阪門	被一 扩大版作 /株式会	河倍野区長和 社内	町22番22号	シ
				(74)	代理人	弁理:	上 梅田	B <b>55</b>	最終頁に	<b>続く</b> 

(54) 【発明の名称】 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び独誘電体メモリ素子

#### (57) 【要約】

【課題】 本発明は、成膜温度の低温化、リーク電流の低減が可能な強誘電体障膜素子の製造方法、強誘電体専膜素子、及び強誘電体メモリ素子を提供することを目的としている。

【解決手段】 基板上に下部電極層4と強誘電体薄膜5 と上部電極層6とを順番に備える強誘電体薄膜素子の製造方法において、基板上に形成された下部電極層4上に物理的蒸着法又は化学的蒸着法により強誘電体薄膜5と成る酸化物薄膜を形成し、その酸化物薄膜上に上部電極層6を形成した後に、1気圧より低いガス圧力雰囲気中にて加熱して強誘電体薄膜5を形成する熱処理工程を施す。



【特許請求の範囲】

【請求項1】 基板上に下部電極層と強誘電体薄膜と上 部電極層とを順番に備える強誘電体薄膜素子の製造方法 において、

基板上に形成された前配下部電極層上に物理的蒸着法又 は化学的蒸着法により強誘電体薄膜と成る酸化物薄膜を 形成し、該酸化物薄膜上に上部電極層を形成した後に、 1気圧より低いガス圧力雰囲気中にて加熱して強誘電体 薄膜を形成する熱処理工程を施すことを特徴とする強誘 電体薄膜素子の製造方法。

【請求項2】 前記強誘電体薄膜がペロブスカイト構造 又は層状ペロブスカイト構造を有することを特徴とする 請求項1に記載の強誘電体薄膜素子の製造方法。

【請求項3】 前記強誘電体薄膜がBi元素を含有する ピスマス層状ペロブスカイト構造化合物から成り、前記 酸化物薄膜形成工程において強誘電体薄膜の化学量論組 成比よりもBi元素を過剰に含ませて酸化物薄膜を形成 することを特徴とする請求項2に記載の強誘電体薄膜素 子の製造方法。

【請求項4】 前記酸化物博膜形成工程におけるBi元 20 素の過剰量が30mol%以下であることを特徴とする 請求項3に記載の強誘電体薄膜素子の製造方法。

【請求項5】 前記酸化物障膜形成工程が、MOCVD 法を用いて基板温度400℃以上600℃以下で酸化物 薄膜を形成する工程であることを特徴とする請求項1か ら4のいずれか1項に記載の強誘電体褥膜素子の製造方 法。

【請求項6】 前記酸化物障膜形成工程が、スパッタ法を用いて基板温度250℃以上500℃以下で酸化物障膜を形成する工程であることを特徴とする請求項1から4のいずれか1項に記載の強誘電体障膜素子の製造方法。

【請求項7】 前記熱処理工程における雰囲気ガス圧力が0.5Torr以上20Torr以下であることを特徴とする請求項1から6のいずれか1項に記載の強誘電体薄膜素子の製造方法。

【請求項8】 前記熱処理工程における雰囲気ガスが酸素、窒素、アルゴン、又はこれらのうちの2種類以上の混合ガスであることを特徴とする請求項1から7のいずれか1項に記載の強誘電体薄膜素子の製造方法。

【請求項9】 前記兼処理工程における加熱温度が500℃以上650℃以下であること特徴とする請求項1から8のいずれか1項に記載の強誘電体薄膜素子の製造方法。

【請求項10】 請求項1から9のいずれか1項に記載 の強誘電体導度素子の製造方法により製造された強誘電 体導度素子であって、

強誘電体薄膜が、200nm以下の膜厚で、最大結晶粒 径100nm以下のビスマス層状構造化合物から成ることを特徴とする強誘電体薄膜素子。 【請求項11】 請求項1から9のいずれか1項に記載 の強誘電体薄膜素子の製造方法により製造された強誘電 体メモリ素子であって、

2

少なくとも一つのスイッチ用トランジスタと一つの強誘電体キャパシタとを備えたメモリセルを含み、前記スイッチ用トランジスタが形成された半導体基板上を覆う第1の絶縁体薄膜と、該第1の絶縁体薄膜を貫き内部を導電物質で充填されたコンタクトプラグと、該コンタクトプラグ上に形成された下部電極と、該下部電極上に形成された下部電極とを備えたスタック型構造を有し、前記強誘電体薄膜がビスマス層状構造化合物から成ることを特徴とする強誘電体メモリ素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ素子、焦電センサ素子、圧電素子等に用いられる強誘電体薄膜素子。の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子に関するものである。

[0002]

【従来の技術】強誘電体薄膜は、自発分極、高誘電率 電気光学効果、圧電効果、及び無電効果等の多くの機能 をもつので、広範なデバイス開発に応用されている。例 えば、その無電性を利用して赤外線リニアアレイセンサ に、また、その圧電性を利用して超音波センサに、その 電気光学効果を利用して導波路型光変調器に、その高誘 電性を利用してDRAMやMMIC用キャバシタにと、 様々な方面で用いられている。

【0003】それらの広範な応用デバイス開発の中でも、近年の薄膜形成技術の連展に伴って、半導体メモリ技術との組み合わせにより、高密度でかつ高速に動作する強誘電体不揮発性メモリ(FRAM)の開発が盛んである。強誘電体薄膜を用いた不揮発性メモリは、その高速書き込み/読み出し、低電圧動作、及び書き込み/読み出し耐性に優れることから、従来の不揮発性メモリの置き換えだけでなく、SRAMやDRAMに対する置き換えも可能なメモリとして、実用化に向けの研究開発が盛んに行われている。

【0004】このようなデバイス開発には、残留分極 40 (Pr)が大きくかつ抗電場(Ec)が小さく、低リー ク電流であり、分極反転の繰り返し耐性の大きな材料が 必要である。さらには、動作電圧の低減と半導体微細加 エプロセスに適合するために膜厚200nm以下の薄膜 で上記の特性を実現することが望ましい。

【0005】従来、これらの用途に用いられる強誘電体材料としては、PZT(チタン酸ジルコン酸鉛、Pb(Tix、Zrl-x)O3)に代表されるペロブスカイト構造の酸化物材料が主流であった。ところが、PZTのように鉛をその構成元素として含む材料は、鉛やその酸 化物の蒸気圧が高いため、成膜時に鉛が蒸発してしまい

膜中に欠陥を発生させたり、ひどい場合にはピンホールを形成する。この結果、リーク電流が増大したり、更に分極反転を繰り返すと、自発分極の大きさが減少する疲労現象が起こるなどの欠点があった。特に、FRAMに対する置き換えを考えると、疲労現象に関しては、1015回の分極反転後も特性の変化がないことを保証しなければならないため、疲労のない強誘電体薄膜の開発が望まれていた。

【0006】これに対し、近年、ビスマス層状構造化合物材料の研究開発が行われている。ビスマス層状構造化 10合物材料は、1959年に、Smolenskii,V.A.Isupov and A.I. Agranovskaya,Soviet Phys.Solid State,1,149(1959))、その後、Subbarao,J.Phys.Chem.Solids,23,665(1962))。最近、Carlos A.Pazde Araujoらは、このビスマス層状構造化合物薄膜が強誘電体及び高誘電体集積回路への応用に適していることを発見し、特にSrBi2Ta2Ogでは、1012回以上の分極反転後も特性に変化が見られないという優れた疲労特性を報告している(Inte 20 mational Application No.PCT/US92/10542)。

【0007】また、強誘電体博膜の製造方法には、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的方法や、有機金属化合物を出発原料とし、これらを熱分解酸化して酸化物強誘電体を得るゾルゲル法又はMOD (Metal Organic Decomposition) 法、MOCVD (Metal Organic Chemical Vapor Deposition) 法等の化学的方法が用いられている。

【0008】上記成膜法の中で、ゾルゲル法又はMOD法は、原子レベルの均質な混合原料溶液を用いることで、組成制御が容易で再現性に優れること、特別な真空装置が必要なく常圧で大面積の成膜が可能であること、工業的に低コストである等の利点から広く利用されているが、特に、上記ビスマス層状構造化合物薄膜の成膜方法としては、主としてMOD法が用いられており、従来のMOD法の成膜プロセスでは、下記のような工程で強誘電体薄膜又は誘電体薄膜が受造される(International Application No.PCT/US92/10542,PCT/US93/10021)。

【0009】(1)複合アルキシド等からなる前駆体溶液をスピンコート法等で基板上に塗布成膜する工程。

- (2)溶媒や1)の工程において反応生成したアルコールや残留水分を膜中より離脱させるために、150℃で30秒から数分間、得られた膜を加熱乾燥する工程。
- (3) 膜中の有機物成分を熱分解除去するためにRTA (Rapid Thermal Annealing) 法を用いて酸素雰囲気中 で725℃で30秒間、加熱処理する工程。
- (4) 膜を結晶化させるために、酸素雰囲気中で800 でで1時間、加熱処理する工程。
- (5) 上部電極を形成した後、酸素雰囲気中で800℃ で30分間、加熱処理する工程。なお、所望の膜厚を得 50

るためには、(1)から(3)の工程を繰り返し、最後 に(4)、(5)の工程を行う。以上のようにして、強 誘電体薄膜又は誘電体薄膜を製造することができる。 【0010】

【発明が解決しようとする課題】しかしながら、上記のような従来のMOD法による強誘電体薄膜の製造方法において、上部電極を形成する前に結晶化を行う工程(工程(4))による強誘電体薄膜は、650℃以下の焼成温度ではほとんど結晶化せず、高い残留分極値を得るためには、800℃と極めて高温で、1時間もの長時間加熱処理する必要があった(International Application No.PCT/US93/10021)。このため、粒子径が200nm程度の大きさの粗な膜になり、リーク電流が増大すると共に絶縁耐性も低下し、さらに微細加工が困難になることから高集積化には適していなかった。

【0011】また、従来のMOD法においては、一回のスピンコートで得られる膜厚を約100nm以上にすると、クラックが発生するなどの問題があるため、一回のスピンコートで得られる膜厚を100nm以下になるように前駆体溶液の濃度を調整していた。従って、約200nmの膜厚を得るためには数回の塗布工程が必要となり、かつ、スピンコーターで一回塗布する毎にRTAでの熱処理が必要となり、素子の製造プロセス上極めて非生産的となっていた。

【0012】一方、強誘電体不揮発性メモリを高集積化するためには、選択トランジスタと強誘電体キャパシタをコンタクトプラグで接続し、コンタクトプラグ上に強誘電体キャパシタを形成したスタック型構造を採用する必要がある(S.Onishi et al., IEEE IEDM Technical Digest, p.843(1994))。ところが、強誘電体薄膜を形成するための酸素雰囲気中での高温で長時間の加熱処理は、強誘電体薄膜と電極との界面における相互拡散や、ポリシリコン等のコンタクトプラグ材料の酸化、コンタクトプラグ材料と下部電極材料や強誘電体薄膜との相互拡散等によるコンタクト不良や特性劣化を引き起こすなどの問題がある。

【0013】このため、高温に長時間耐える電極材料やバリアメタル材料を厚く形成する必要があるが、これによりキャバシタ部分の段差が大きくなり、素子を高集積 40 化する場合の障害となっている。よって、キャバシタ全体の膜厚を薄くして高集積化を図るためには、強誘電体薄膜は、従来よりも少しでも低温の熱処理で良好な特性が得られることが望ましい。その目安として、強誘電体薄膜の熱処理温度は、650℃以下である必要がある。また、スタック構造は4Mビットから16Mビットより集積度の高いメモリに採用されるものと考えられ、そのメモリセルの大きさとしては2×2μm²程度以下となり、微細加工や強誘電特性の均一性の観点から強誘電体薄膜の結晶粒径は100nm程度以下にする必要があ

(4)

子の製造方法において、熱処理工程における雰囲気ガス 圧力を0.5Torr以上20Torr以下としてい る。

【0023】また、本発明では、上記の強誘電体薄膜素子の製造方法において、熱処理工程における雰囲気ガスとして、酸素、窒素、アルゴン、又はこれらのうちの2種類以上の混合ガスを用いている。

【0024】また、本発明では、上記の強誘電体帯膜素 子の製造方法において、熱処理工程における加熱温度を 500℃以上650℃以下としている。

【0025】また、本発明では、上記の強誘電体薄膜素子の製造方法により製造された強誘電体薄膜素子であって、200nm以下の膜厚で最大結晶粒径100nm以下のビスマス層状構造化合物から成る強誘電体薄膜から強誘電体薄膜素子を構成している。

[0026]また、本発明では、上記の強誘電体薄膜素子の製造方法により製造された強誘電体メモリ素子であって、少なくとも一つのスイッチ用トランジスタと一つの強誘電体キャパシタとを備えたメモリセルを含み、そのスイッチ用トランジスタが形成された半導体基板上を受う第1の絶縁体薄膜と、その第1の絶縁体薄膜を貫き内部を導電物質で充填されたコンタクトプラグと、そのコンタクトプラグ上に形成された下部電極と、その下部電極上に形成された強誘電体薄膜と、その強誘電体薄膜上に形成された上部電極とを備えたスタック型構造を有し、強誘電体薄膜がビスマス層状構造化合物から成ることとしている。

【0027】上記のように、本発明の強誘電体薄膜素子の製造方法では、物理的蒸着法又は化学的蒸着法を用いた強誘電体薄膜素子の製造方法において、所望の強誘電体薄膜材料の成分元素から成る酸化物薄膜を形成し、その上に上部電極層を形成した後の熱処理工程として、1気圧より低いガス圧力雰囲気中にて酸化物薄膜を加熱することにより強誘電体薄膜を結晶化させている。これにより、本発明によれば、従来の製造方法と比べて成膜温度の低温化が可能となると共に、その製造方法によって製造された膜は、粒子径の小さい緻密な膜となるので、リーク電流が小さく、絶縁耐性が高いなど、非常に優れた強誘電体薄膜を得ることができる。

[0028]

【発明の実施の形態】以下、本発明による第1の実施の 形態について、図面を参照して説明する。図1は、本発明の強誘電体薄膜の製造方法による第1の実施の形態の 強誘電体薄膜素子の構造を示す断面図である。図1に示 すように、この強誘電体薄膜素子は、n型シリコン基板 1の表面に膜厚200nmのシリコン熱酸化膜2を形成 し、その上に、膜厚30nmのTa膜3、膜厚200n mのPt膜4、膜厚200nmの強誘電体薄膜であるS rBi2Ta2Og薄膜(以下、SBTO薄膜と称す)

5、膜厚100nmのPt上部電極6が、それぞれ順次

【0014】近年、MOCVD法による成膜も行われ始めており、上記のビスマス層状ペルプスカイト構造化合物の中では、Bi4Ti3O12薄膜の成膜についての報告が多くなされている。しかしながら、成膜時の基板温度は700℃程度の高温を必要とし、成膜された膜の表面モフォロジーは粗大結晶粒から成るため、微細加工に適さないことやリーク電流が大きいなどの問題が報告されている。その他の材料のビスマス層状ペルプスカイト構造化合物薄膜のMOCVD法による成膜は、まだ、ほとんどなされていないが、やはり同様の問題を有するもの10と考えられる。

【0015】本発明は、上記課題を解決するためになされたものであって、従来の強誘電体薄膜素子の製造方法と比べて成膜温度が低温化できる強誘電体薄膜素子の製造方法によって製造された緻密でリーク電流が低減された強誘電体薄膜素子、及びスタック型構造を有する強誘電体メモリ素子を提供することを目的としている。

# [0016]

【課題を解決するための手段】上記課題を解決するため、本発明では、基板上に下部電極層と強誘電体薄膜と上部電極層とを順番に備える強誘電体薄膜素子の製造方法において、基板上に形成された前記下部電極層上に物理的蒸着法又は化学的蒸着法により強誘電体薄膜と成る酸化物薄膜を形成し、その酸化物薄膜上に上部電極層を形成した後に、1気圧より低いガス圧力雰囲気中にて加熱して強誘電体薄膜を形成する熱処理工程を施すこととしている。

【0017】さらに、本発明では、上記の強誘電体帶膜 素子の製造方法において、強誘電体薄膜としてペロブス カイト構造又は層状ペロブスカイト構造を有するものを 用いている。

[0018] さらに、本発明では、上記の強誘電体薄膜素子の製造方法において、強誘電体薄膜がBi元素を含有するビスマス層状ペロブスカイト構造化合物から成り、酸化物薄膜形成工程において強誘電体薄膜の化学量論組成比よりもBi元素を過剰に含ませて酸化物薄膜を

形成することとしている。

【0019】さらに、本発明では、上記の強誘電体構膜 素子の製造方法において、酸化物構膜形成工程における 40 Bi元素の過剰量を30mol%以下としている。

【0020】また、本発明では、上記の強誘電体薄膜素子の製造方法において、酸化物薄膜形成工程として、MOCVD法を用いて基板温度400℃以上600℃以下で酸化物薄膜を形成することとしている。

【0021】また、本発明では、上記の強誘電体薄膜素子の製造方法において、酸化物薄膜形成工程として、スパッタ法を用いて基板温度250℃以上500℃以下で酸化物薄膜を形成することとしている。

[0022] また、本発明では、上記の強誘電体薄膜素 50

7

1

形成されている。

【0029】なお、ここで、シリコン熱酸化膜2は、層間絶縁膜として設けたものであり、これに限定されるものではない。また、Pt膜4は、この上に酸化物膜を形成するので、酸化されにくい電極材料として選択されたものであって、この他にRuO2やIrO2などの導電性酸化物膜などを用いても良い。そして、Ta膜3は、シリコン熱酸化膜2とPt膜4の密着性を考慮して用いており、このほかに、Ti膜やTiN膜を用いても良い。また、図1に示す素子構造は、後述する強誘電体薄膜の10電気特性を評価するものであって、本発明がこれに限定されるものではない。

【0030】次に、図1に示す強誘電体薄膜素子の製造 方法について説明する。まず、n型シリコン基板1の表\* \*面に、膜厚が200nmのシリコン熱酸化膜2を形成する。なお、本実施の形態では、シリコン熱酸化膜の形成方法として、シリコン基板1表面を1000℃で熱酸化することによって形成する。そして、このシリコン熱酸化膜2上に、膜厚が30nmのTa膜3をスパッタ法により形成し、さらにこの上に、厚さが200nmのPt膜4を形成し、これを強誘電体薄膜形成基板として用いま

【0031】次に、この基板上に、MOCVD法を用いて、酸化物薄膜であるビスマスストロンチウムタンタレート薄膜を形成する。このときのMOCVD法による成膜における原料の供給条件を下記表1に示す。

[0032]

【表1】

原料	Sr(DPM) +THF	Bi(o-C,E,),	Ta(0C <sub>1</sub> H <sub>1</sub> ), 5 0 °C	
原料温度	130℃	180℃		
キャリアガス(Ar)流量	1 0 0 sccs	2 0 0 sccs	5 0 accs	
反応ガス(0:)洗量		1 0 0 0 scca		
成膜室内ガス圧力		5Torr		

(5)

【0033】表1に示すように、ストロンチウム原料と してSr(DPM)2 (ストロンチウムビスジピバロイル メタナート、Sr(C<sub>11</sub>H<sub>20</sub>O<sub>2</sub>)2)をTHF (テトラヒ ドロフラン)溶媒中に0.1m01/1の濃度で溶解さ せ、ビスマス原料としてBi(o-OC7H7)(トリオル トトリルビリルビスマス)を、タンタル原料としてTa (OC<sub>2</sub>H<sub>5</sub>)<sub>5</sub> (ペンタエトキシタンタル) をそれぞれ用 いて、これらの原料を表1に示す原料温度でそれぞれ加 熱気化して(ストロンチウム原料130℃、ピスマス原 料160℃、タンタル原料50℃)、キャリアガスであ るAr(アルゴン)ガスと反応ガスである $O_2$ (酸素) ガスと共に成膜室内に供給した。ここで、Arガス供給 時の流量は、Sr原料に対して100sccm、Bi原 料に対して200sccm、Ta原料に対して50sc cmとした。なお、この成膜工程において、成膜室内の 真空度は、10Torr以上であると気相反応が起こり やすくなるので、5 Torrとした。

【0034】このような条件で、成膜温度すなわち基板 化し温度を500℃に設定し、約1時間成膜を行い、膜厚2 存在00nmのピスマスストロンチウムタンタレート薄膜を 40 る。形成した。

【0035】このようにして形成したビスマスストロンチウムタンタレート薄膜についてのX線回折による結晶性の評価の結果を、図2及び図3に示す。図2及び図3において、縦軸は回折強度、横軸は回折角度であり、PtのピークはPt膜4(下部電極)によるもの、Siのピークはシリコン基板1によるものである。また、図2はビスマスストロンチウムタンタレート薄膜形成後に熱処理(アニール)を施す前の薄膜による結果であり、図3はビスマスストロンチウムタンタレート薄膜形成後に50

750℃30分間の熱処理(アニール)を施して結晶化 させた後の薄膜による結果である。ここの750℃30 分間の熱処理(アニール)は、後述するPt上部電極6 形成後の熱処理工程に相当するものであり、これと同条 件の熱処理後の前後のビスマスストロンチウムタンタレ ート薄膜の結晶性を評価するために施したものである。 【0036】図2によると、図3に現れているような層 状ペロブスカイト構造の明確な結晶ピーク(SBTOピ ーク) は観察されなかったが、半値幅の広い穏やかなビ ークが見受けられ、 完全なアモルファス構造ではないこ とが分かる。そして、図2には、図3における最も強い SBTOピークであるSBTO (105) の位置に、半 値幅の広い穏やかなピークが観察され、このことから結 晶の核となる微結晶が生成しているものと考えられる。 なお、これ以外の図2の半値幅の広い緩やかなピーク は、図3のピークとは少しずれたような位置に存在して いるが、この原因と一つとして、SBTOが完全に結晶 化しておらず一種の中間生成物のようなものが薄膜中に 存在し、これにより現れたピークであることが考えられ

【0037】また、この熱処理を施さないピスマスストロンチウムタンタレート薄膜について、組成分析装置 EPMA (Electron Prbe Micro Analysis) による組成分析を行った結果、Sr/Bi/Ta組成比は、Sr/Bi/Ta=1/2. 4/2であり、Bi元素の過剰量は <math>20mo 1%であった。

【0038】その後、上記の熱処理を施さないピスマスストロンチウムタンタレート薄膜上に、EB (electron beam) 蒸着法により、膜厚200nmのPt上部電極6をマスク蒸着した。本実施の形態では、強誘電体特性

(6)

10

評価用の電極サイズとして、 P t 上部電極 6 を 1 0 0 μ m  $\phi$  の電極としたが、本発明がこれらの電極形状や電極 サイズに限定されるものではない。

[0039] 次に、RTA (Rapid Thermal Annealin g) 法を用い、 5Torr酸素雰囲気中にて400℃~ 750℃に加熱して、30分間の熱処理工程を行った。 なお、本実施の形態ではRTA法を用いて5Torr酸 素雰囲気中で熱処理を行ったが、RTA法以外に1気圧 より低いガス圧力雰囲気中で熱処理ができるものであれ ば通常の熱処理炉を用いても良いし、熱処理雰囲気とし ては、酸素以外に窒素又はアルゴン等の不活性ガスでも 良く、また、窒素やアルゴン等の不活性ガス及び酸素の うちの2種類以上混合させた混合ガスであっても良い。 以上の工程により、強誘電体薄膜索子の作製を完了す

【0040】図4、図5、及び図6は、上述の製造工程 により得られた膜の熱処理温度に対する強誘電特性を示 すグラフである。強誘電特性の測定は、図1に示すタイ プのキャパシタに対して、公知のソーヤタワー回路を用 いて、印加電圧を3Vとして行ったものである。

【0041】図4は、膜の残留分極Prの値を示すグラ フである。熱処理温度の低下に伴いPrも減少するが、 熱処理温度が600℃でも4μC/cm<sup>2</sup>以上の値が得 られており、500℃未満でPrが急激に低下してい る。図5は、この製造方法で作製した膜の抗電界Ecの 値を示すグラフであり、500℃以上では熱処理温度に 因らずほぼ一定の値を示している。図6に示す蓄積電荷 量δQは、図4に示したPrと同じように、熱処理温度 に依存して増加し、熱処理温度が500℃以上では良好 な特性を示している。

[0042] 図7、図8、及び図9は、5Torr酸素 雰囲気中600℃で30分間の熱処理を行った場合の強 誘電体特性の印加電圧依存性を示すグラフである。 これ らのグラフは、図7、図8、及び図9がそれぞれ、P r、E c、及び $\delta$  Qの値を示したものであり、これらか ら、印加電圧の増加に伴い、Pr、Ec、及び8Qが印 加電圧3V程度から飽和し始めていることを示してい る。これは、3 V以上の印加電圧であれば、多少の電圧 の変化があっても、常に一定の特性が得られることを示 しており良好な強誘電体特性であるといえる。

【0043】図10は、5Torr酸素雰囲気中600 ℃で30分間の熱処理を行ったサンプルに、電圧3V、 周波数1kHzのパルスを印加して、繰り返し分極反転 を行った場合の、繰り返し分極反転回数に対する蓄積電 荷量δQの変化をプロットしたグラフである。2×10 11サイクルの分極反転後も蓄積電荷量に全く変化は見ら れず、不揮発性メモリに応用するのに良好な特性を示

[0044] 図11は、3V印加時の熱処理温度に対す るリーク電流の変化を示すグラフである。550℃以上 50

では第2熱処理温度に因らず6~9×10<sup>-8</sup>A/c m<sup>2</sup> の値となっており、500℃以下ではリーク電流が大き いが、後述の比較例に見られるような熱処理温度の低温 化の際に問題となったリーク電流の著しい増加は観られ なかった。

[0045] 次に、本実施の形態の一連のサンブルの強 誘電体薄膜の状態を、SEM(電子顕微鏡)で観察した 結果、熱処理温度が低いほどそれを構成する結晶粒が小 さくなり、熱処理温度650℃以下では結晶粒の大きさ が100mm以下となっており、表面形状も凹凸の少な い平滑なものとなっていた。そして、熱処理温度500 ℃未満では、結晶粒が観察されず、平滑な表面形状とな っていた。

【0046】さらに、本実施の形態の一連のサンプルの 強誘電体導膜について、X線回折による結晶性を評価し た結果、**熱処**理温度500℃以上ではSrBi<sub>2</sub>Ta<sub>2</sub>O gの多結晶となっていたが、熱処理温度500℃未満で は明確な結晶化は確認できなかった。

【0047】以上のことから、熱処理工程の温度として は、500℃以上650℃以下であれば、強誘電体メモ リに応用を考慮した場合の特性が十分で、緻密性、表面 平滑性に優れた強誘電体薄膜を得ることができることが 分かる。

【0048】また、熱処理工程における雰囲気ガス圧力 について検討した結果、雰囲気ガス圧力が0.5Tor r未満では酸化物薄膜からBiが蒸発して抜けるため に、強誘電特性が劣化してしまい、雰囲気ガス圧力が2 O T o r r を越えると低温の熱処理によって十分な強誘 電体薄膜の結晶化ができずに強誘電特性が劣化してしま った。これらのことから、熱処理工程における雰囲気ガ ス圧力としては、0.5Torr以上20Torr以下 が好ましい。

【0049】なお、上配第1の実施の形態では、熱処理 工程における雰囲気ガスとして、酸素を用いたが、これ 以外に、アルゴン、窒素を用いても、上記第1の実施の 形態と同様の効果が得られ、また、酸素と窒素との混合 ガス及び酸素とアルゴンとの混合ガスを用いても上記第 1の実施の形態と同様の効果が得られた。

[0050] また、MOCVD法による酸化物薄膜(ビ 40 スマスストロンチウムタンタレート薄膜) 成膜時の基板 温度について検討した結果、基板温度が400℃未満で は、酸化物薄膜が完全なアモルファス構造となってしま い、上部電極形成後の熱処理によりBiの蒸発が大きい ために、層状ペロブスカイト構造とはならず、強誘電特 性も得れなかった。そして、基板温度が600℃を越え ると、スタック構造等の素子化する場合を考慮すると、 下地電極へのダメージが大きく望ましくない。 これらの ことから、MOCVD法による酸化物薄膜成膜時の基板 温度としては、400℃以上600℃以下が好ましい。

【0051】また、MOCVD法により形成された酸化

(7)

物薄膜(ビスマスストロンチウムタンタレート薄膜)の Bi組成について検討した結果、Bi組成が化学量論比 (Sr/Bi/Ta=1/2/2) に対して不足してい ると、上部電極形成後の熱処理による結晶化が不十分と なり、強誘電特性が著しく劣化してしまった。そして、 化学量論比に対する酸化物薄膜のBiの過剰量が30m o 1%を越えると、強誘電特性が劣化してしまった。こ れらのことから、MOCVD法により形成された酸化物 薄膜のBiの過剰量としては、0mo1%以上30mo

1%以下が好ましい。 【0052】上記第1の実施の形態の比較例として、上 部電極形成後の熱処理工程において、RTA法を用い大 気圧酸素雰囲気中で600~750℃で熱処理を施し、 図1と同様の構造を有する強誘電体薄膜素子を、その電 気特性の評価のため製造した。なお、本比較例におい て、上記第1の実施の形態と異なる点は、上部電極形成 後の熱処理工程の雰囲気ガス圧力だけであり、それ以外 の強誘電体導膜形成基板やMOCVD法によるビスマス ストロンチウムタンタレート薄膜の成膜条件等は、上配 第1の実施の形態と全く同様のものである。

【0053】図12、図13、及び図14は、この比較 例の工程で得られた膜の第2熱処理温度に対する強誘電 特性を示すグラフである。強誘電特性の測定は、上記第 1の実施の形態と同様に、図1に示すタイプのキャパシ タに対して、公知のソーヤタワー回路を用いて、印加電 圧を3Vとして行ったものである。

【0054】図12は、膜の残留分極Prの値を示すグ ラフである。熱処理温度が低下すると、730℃を境に Pr値は急激に減少し、700℃以下では2μC/cm 2以下と非常に小さい値となる。図13は、抗電界Ec の値を示しており、650℃以上では**無処**理温度に因ら ずほぼ一定の値を示している。 図14に示す蓄積電荷量  $\delta$  Qは、図1 2に示したPrと同じように、第2熱処理 温度730℃を境に、それ以下の温度になると値が急激 に減少している。

【0055】図15は、3V印加時の熱処理温度に対す るリーク電流の変化を示すグラフである。熱処理温度が 50℃下がる毎に1桁ずつリーク電流は増加し、600 ででは10-5A/cm<sup>2</sup>のオーダとなる。

【0056】次に、本比較例の一連のサンブルの膜の状 40 態をSEMで観察した結果、熱処理温度が低いほど結晶 粒が小さくなる傾向は上記第1の実施の形態の場合と同 様であったが、良好な強誘電特性が得られる熱処理温度 750℃では結晶粒の大きさが500~900 nmであ り、熱処理温度700℃でも結晶粒大きさが200~5 00 n mと粗大で、膜表面の凹凸も大きかった。これら のように、強誘電体薄膜を構成する結晶粒の大きさが1 0 0 n mより大きいと、耐性やリーク電流などの長期信 頼性が著しく低下し、微細加工した後のメモリセルの強 誘電特性のばらつきが大きくなってしまう。

【0057】さらに、本比較例の一連のサンブルの強誘 電体薄膜について、X線回折による結晶性を評価した結 果、熱処理温度650℃以上ではSrBi<sub>2</sub>Ta<sub>2</sub>Ogの 多結晶となっていたが、熱処理温度600℃未満では明 確な結晶化は確認できなかった。

【0058】以上のように、比較例のような大気圧中で 熱処理工程を行う製造方法では、熱処理温度が730℃ よりも低い領域では、Pr値及びδQ値の急激な低下と リーク電流の増大が観られ、強誘電体メモリとして使用 10 するには730℃以上の熱処理が必要である。これに対 して、前述の第1の実施の形態のものでは、熱処理工程 を1気圧より低いガス雰囲気中で行うことにより、熱処 理温度を500℃までに下げた場合でも、Pr値及び $\delta$ Q値の急激な減少を抑えると共に、リーク電流の増大も 抑制できる。 それにより、 最高熱処理温度 6 5 0 ℃以下 で強誘電体メモリとして十分な特性が得られ、 FRAM の高集積化に必要なスタック構造を採用することが可能 となる。また、上記第1の実施の形態では、結晶粒子の 粗大化を抑制して、強誘電体導膜の緻密化、表面平坦化 が実現できたので、リーク電流の低減が可能となるばか りでなく、微細加工にも適しており、高密度デバイスへ 応用可能なものである。

【0059】以下、本発明による第2の実施の形態につ いて、図面を参照しながら説明する。図16は、本発明 による第2の実施の形態である強誘電体メモリセルの要 部断面図である。図16に示すように、本実施の形態の 強誘電体メモリセルは、第1導電型シリコン基板54の 上に、素子間分離酸化膜39と、ゲート酸化膜40と、 第2の導電型不純物拡散領域41と、ポリシリコンワー ド線42と、層間絶縁膜43、44、51、52と、メ モリ部コンタクトプラグ45と、TiNパリアメタル層 46と、Pt下部電極47と、強誘電体薄膜48と、P t プレート線49と、Ta2O5バリア絶縁膜50と、A 1ビット線53とを備えている。

【0060】次に、この強誘電体メモリセルの製造方法 について、図16に示した構造の強誘電体メモリの製造 方法の例を示す説明図である図17を用いて説明する。 【0061】図17(a)に示すように、スイッチ用ト ランジスタを公知のMOSFET形成工程により形成 し、層間絶縁膜43で覆った後、下部電極47が基板の 不純物拡散領域41と接触する部分のみ公知のホトリソ グラフィ法とドライエッチング法を用いてコンタクトホ ールを穿ち、不純物拡散したポリシリコンを埋め込んだ 後、公司のCMP (Chemical Mechanical Polishing) 法により、層間絶縁膜43とポリシリコンプラグ45の 表面を平坦化する。

【0062】次に、図17(b)に示すように、TiN バリアメタル層46を公知のスパッタ法により膜厚20 Onm堆積した後、Pt薄膜47を公知のスパッタ法に より膜厚100mm堆積して下部電極とする。この下部

50

(8)

13

電極上に、強誘電体轉膜48としてSrBi2Ta2O9 **簙膜(以下、SBTO薄膜と称す)を形成するのである** が、SBTO薄膜を形成する工程のうちMOCVD法に よる酸化物障膜(タンタル酸ストロンチウムビスマス薄 膜)を形成するまでの工程は、前述の第1の実施の形態 で説明した同じであるので説明を省略する。

【0063】MOCVD法により形成した酸化物薄膜4 8' とPt下部電極47とTiNパリアメタル層46を 公知のホトリソグラフィ法とドライエッチング法を用い て、3.0μm角の大きさに加工して、図17(b)に 示すような形状とする。ドライエッチングには、ECR エッチャーを用い、使用したガス種は、酸化物溶膜がA rとC12とCF4との混合ガス、Pt下部電極がC2F6 と $CHF_3$ と $Cl_2$ との混合ガス、TiNバリアメタルが Cl2ガスである。この時、酸化物障膜及びPt下部電 極は非常に緻密で平坦であるので、精密な微細加工が可 能であり、CDロスはO. 1μm以下に抑えることがで きる。

【0064】次に、図17(c)に示すように、膜厚3 0 n mのT a 2O5バリア絶縁膜50を公知のスパッタ法 20 を用いて堆積し、続いて、層間絶縁膜51として膜厚1 50nmのシリコン酸化膜を公知のCVD法にて堆積 し、その後、酸化物薄膜上部に公知のホトリソグラフィ 法とドライエッチング法を用いて、2.0μm角のコン タクトホールを形成する。

【0065】次に、図17(d)に示すように、膜厚1 00nmのPt上部電極を公知のスパッタ法により形成 し、公知のホトリソグラフィ法とドライエッチング法を 用いて加工してプレート線49とした後、RTA法を用 いて5Torrの酸素雰囲気中で600℃で30分間の 30 熱処理を行い、酸化物薄膜を結晶化させた。 結晶化させ た後のSBTO膜の断面はやはり非常に平滑で緻密であ り、強誘電体キャパシタの形状を損ねることはなかっ た。また、SBTO膜の膜厚を測定したところ、200 nmであった。

【0066】その後、公知の平坦化技術によりCVD法 を用いて層間絶縁膜52を堆積して平坦化を行い、公知 のホトリソグラフィ法とドライエッチング法を用いてス イッチ用トランジスタのもう一方の不純物拡散領域への コンタクトホールを形成し、公知のA1配線技術を用い 40 てビット終53を形成し、図16に示したような強誘電 体メモリセルが完成する。

【0067】このようにして製造した強誘電体メモリセ ルの電気特性を公知のソーヤタワー回路を用いて測定し た。図18は、印加電圧を3Vで測定した時のヒステリ シスループを示すグラフである。 ヒステリシスループの 形状は良好で、残留分極Prは5μC/cm<sup>2</sup>、抗電界 Ecは30kV/cm (0.6V) の値が得られてお り、強誘電体キャパシタとして十分な動作が確認され た。また、印加電圧3Vでリーク電流の値は、 $5 \times 10$  50 / Bi/Ta組成比は、<math>Sr/Bi/Ta=1/2. 4

-8A/cm<sup>2</sup>であり、強誘電体キャパシタとして十分な 特性が確認された。

14

【0068】図19は、電圧3V、周波数1MHzのパ ルスを印加して繰り返し分極反転を行った場合の、繰り 返し分極反転回数に対する蓄積電荷量 δ Qの変化をブロ ットしたグラフである。2 imes 1  $0^{11}$ サイクルの分極反転 後も菩袞電荷量に全く変化は見られず、不揮発性メモリ として良好な特性を示すものである。

【0069】以下、本発明による第3の実施の形態につ いて、図面を参照しながら説明する。第3の実施の形態 では、上配第1の実施の形態において酸化物溶膜である ピスマスストロンチウムタンタレート薄膜の形成にMO CVD法を用いたが、この形成をスパッタ法により行 い、上記第1の実施の形態と同様の図1に示すような強 誘電体薄膜素子を作製するものである。

【0070】まず、上記第1の実施の形態と同様に、n 型シリコン基板1の表面に、膜厚が200mmのシリコ ン熱酸化膜2、膜厚が30nmのTa膜3、厚さが20 OnmのPt膜4を形成し、これを強誘電体管膜形成基 板として用いる。

【0071】次に、この基板上に、スパッタ法を用い て、酸化物薄膜であるビスマスストロンチウムタンタレ ート薄膜を形成する。

【0072】スパッタ法としてマグネトロンスパッタ法 を用い、ターゲットにはSr酸化物、Bi酸化物、及び Ta酸化物を混合して焼結した焼結体ターゲットを用い た。この焼結体ターゲットの組成比は、Sr/Bi/T aのモル比が1/3/2であった。この焼結体ターゲッ トを用いて、Ar(アルゴン)ガスと反応ガスである〇 2 (酸素) ガスとの混合ガス雰囲気中にて、スパッタを 行い、上記の基板上に酸化物障膜であるビスマスストロ ンチウムタンタレート薄膜を形成した。 このときの成膜 条件は、Arガスと〇2ガスとの流量比をArガスが2 OOsccm、O2ガスが200sccmとし、成膜室 内全体の圧力を5mTorrに調整しながら、13.56MH2の高周波電力でスパッタパワーを1kWとし、 成膜温度即ち基板温度を400℃に設定し、約1時間の 成膜時間で、膜厚が250mmのピスマスストロンチウ ムタンタレート酸化物薄膜を形成した。

【0073】このようにして形成したビスマスストロン チウムタンタレート薄膜についてのX線回折による結晶 性の評価の結果、層状ペロブスカイト構造の明確な結晶 ピーク(SBTOピーク)は観察されなかったが、半値 幅の広い緩やかなピークが見受けられ、完全なアモルフ アス構造ではないことが分かり、このことから結晶の核 となる徴結晶が生成しているものと考えられる。

【0074】また、このピスマスストロンチウムタンタ レート薄膜についての組成分析装置 E PMA (Electron Probe Micro Analysis) による組成分析の結果、Sr

(9)

/2であった。

【0075】その後、上記のビスマスストロンチウムタンタレート薄膜上に、EB (electron beam) 蒸着法により、膜厚200nmのPt上部電極6をマスク蒸着した。本実施の形態では、強誘電体特性評価用の電極サイズとして、Pt上部電極6を100μmφの電極としたが、本発明がこれらの電極形状や電極サイズに限定されるものではない。なお、後述する熱処理工程のガス雰囲気中のガス圧力が異なる複数種類の強誘電体薄膜素子を作製するため、ここまでの工程については同様の作製条 10件により、複数種類のサンブルを作製した。

15

【0076】次に、酸素雰囲気中にて600℃に加熱して、30分間の熱処理工程を行うことにより、強誘電体 薄膜を形成する。ここで、本実施の形態では、酸素雰囲 気中のガス圧力が0.1~760Torrの範囲で、複 数種類のサンブルのそれぞれについて一定のガス圧力で 熱処理を施した。

【0077】なお、この酸素雰囲気中での熱処理を行う 熱処理装置は、1気圧より低いガス圧力雰囲気中で熱処 理ができるものであれば通常の熱処理炉等を用いること ができものである。また、熱処理雰囲気としては、酸素 以外に窒素又はアルゴン等の不活性ガスでも良く、ま た、窒素やアルゴン等の不活性ガス及び酸素のうちの2 種類以上混合させた混合ガスであっても良い。

【0078】以上の工程により、酸素雰囲気中のガス圧力が異なる複数種類の強誘電体薄膜素子の作製を完了する。

【0079】図20及び図21は、上述の製造工程により得られた熱処理工程のガス雰囲気中のガス圧力が異なる複数種類(0.1,1,3,5,10,50,760 Torrの7種類)の膜の熱処理工程の酸素雰囲気中のガス圧力に対する強誘電特性を示すグラフである。強誘電特性の測定は、図1に示すタイプのキャバシタに対して、公知のソーヤタワー回路を用いて、印加電圧を3Vとして行ったものである。なお、酸素ガス圧が0.1Torrのものについては、電極間で導通してしまい、強誘電特性を測定できなかったので、図20及び図21のグラフにはプロットしていない。

【0080】図20は、熱処理工程のガス圧に対する膜の残留分極Prの2倍の2Pr値を示すグラフである。2Pr値は、熱処理工程の酸素雰囲気中のガス圧力が5Torrで最大となり、17μC/cm²という値が得られている。また、図21は、熱処理工程のガス圧に対する膜の抗電界Ecの値を示すグラフであり、抗電界Ecについても、熱処理工程の酸素雰囲気中のガス圧力が5Torrで最大となっている。なお、図20及び図21において、それぞれのガス圧でブロットした点が複数あるのは、それぞれのサンブルの異なる複数箇所(3箇所)で測定を行った結果の数値を示すものである。

[0081] 図22は、上記の複数種類の強誘電体薄膜 50

素子のうち、熱処理工程の酸素雰囲気中のガス圧力を5 Torrとしたものについての強誘電体特性の印加電圧 依存性を示すヒステリシス曲線であり、図22において (a),(b),(c),(d),(e)はそれぞれ印 加電圧を50kV/cm,100kV/cm,150k V/cm,200kV/cm,250kV/cmと変化 させたときのヒステリシス曲線であり、図22(f)は それらを重ねて描いたものである。これによると、印加 電圧が100kV/cm以上のものでは、ヒステリシス 曲線がほぼ一致しており、これは、印加電圧が100k V/cm以上で強誘電特性が飽和していることを示すも のである。このことから、印加電圧が100kV/cm 以上であれば、多少の電圧の変化があっても、ほぼ一定 の特性が得られる良好な強誘電特性を有するものである といえる。

【0082】図23は、上述の製造工程により得られた 熱処理工程のガス雰囲気中のガス圧力が異なる複数種類 (O. 1Torr, 1Torr, 3Torr, 5Tor r, 10Torr, 50Torr, 760Torr) O 膜のX線回折による観察結果である。図23において、 横軸は回折角度2θ (deg)であり、縦軸は回折強度 (任意強度) であるが、縦軸ではそれぞれの熱処理雰囲 気ガス圧力について回折強度0となる位置を移動させて いるものである。そして、図23中、SBTO(10 5), SBTO (110), SBTO (0010), SB TO (200)、SBTO (1110)、及びSBTO (215) はSrBi<sub>2</sub>Ta<sub>2</sub>O<sub>9</sub> (SBTO) による回 折ピーク、δーTaΟはδ相TaOによる回折ピーク、 Siはシリコン基板による回折ピーク、PtはPt下部 電極による回折ピーク、Bi2Pt (210)はPt膜 (下部電極) とBiとが合金化して生成されたBi2P tによる回折ピークをそれぞれ表すものである。なお、 Pt膜(下部電極)とBiとが合金化して生成されたB i2Ptの合金層はTEM観察の結果10nm以下のご く薄い膜厚のものであるにもかかわらず、比較的大きな 回折ピークを示したものである。

【0083】図23によれば、3Torr~50TorrのものではSBTOの多結晶ピーク(SBTO(105), SBTO(110), SBTO(0010), SBTO(200), SBTO(1110), SBTO(215)) が現れており、0.1Torr及び1TorrのものではSBTOピークはなくTaOのピーク(8-TaO)が現れている。そして、760Torrのものでは、SBTOピークが非常にブロードになっており、アモルファスライクな膜になっているものと考えられる。すなわち、3Torr~50Torrのものでは多結晶構造となっており、0.1Torr、1Torr、及び760Torrのものでは明確な結晶化が確認できない結果となった。

【0084】このX線回折の観察結果によれば、熱処理

(10)

工程の雰囲気ガス圧力としては、3Torr~50To rrの範囲において、SBTOビークを示す膜が得られ たことがわかる。

17

【0085】図24は、5Torr酸素雰囲気中600 でで30分間の熱処理を行ったサンブル(強誘電体薄膜 素子)に、電圧3V、周波数1MHzのパルスを印加し て、繰り返し分極反転を行った場合の、繰り返し分極反 転回数に対する蓄積電荷量6Qの変化をブロットしたグ ラフである。2×10<sup>11</sup>サイクルの分極反転後も蓄積電 荷量に全く変化は見られず、不揮発性メモリに応用する 10 のに良好な特性を示している。

【0086】上記の本実施の形態の膜の評価は、熱処理工程において、熱処理温度を600℃一定として酸素雰囲気のガス圧力を変化させて作製した複数種類の強誘電体薄膜素子について説明した。

【0087】次に、上述の熱処理工程において、酸素雰囲気のガス圧力を一定として、熱処理温度を変化させて複数種類の強誘電体薄膜素子を作製し、それらの評価を行った結果について説明する。なお、本実施の形態では、酸素雰囲気のガス圧力を5Torr一定として熱処理温度を550℃、600℃、650℃としたもの(熱処理時間30分間)と、酸素雰囲気のガス圧力を760 Torr一定として熱処理温度を680℃、700℃、730℃、750℃、800℃としたもの(熱処理時間30分間)との8種類のサンブルを作製した。なお、ここで、RTA法による熱処理工程における酸素雰囲気のガス圧力及び熱処理温度以外は、上述の作製工程と全く同様にしたものである。

【0088】図25は、熱処理温度に対する膜の残留分極Prの2倍の2Pr値を示すグラフである。雰囲気ガス圧力が5Torr一定のものでは熱処理温度600℃以上で2Pr値15μC/cm²以上の良好な値が得られていることが分かる。これに対して、酸素雰囲気のガス圧を760Torr一定としたものは、熱処理温度が750℃でも2Pr値が15μC/cm²に違しておらず、2Pr値がこの値を越えるためには、これよりも高温の熱処理温度が必要であることが分かる。このことから、本実施の形態によれば、150℃以上の熱処理温度の低温化が実現できている。

【0089】図26は、上配のサンブルのうち、酸素雰 40 囲気のガス圧力を5Torr一定として熱処理温度を6 00℃としたもの(図26(a))と、酸素雰囲気のガス圧力を760Torr一定として熱処理温度を700 ℃としたもの(図26(b))とについて、Pt上部電極が形成されていない部分のSEM(電子顕微鏡)によるSBTO膜の表面形状を観察した結果である。図26から、いずれのサンブルも2Pr値が15μC/cm² 前後であるが、酸素雰囲気のガス圧力を5Torr一定として熱処理温度を600℃としたもの方が、SBTO 膜を構成する結晶粒が小さく(最大結晶粒径が100n 50

m以下)、表面形状も凹凸が少なく平滑で、優れた膜表面特性が得られていることが分かる。

【0090】なお、詳細については述べないが、上記の 酸素雰囲気中の熱処理温度について検討した結果、十分 な結晶化が行われて十分な強誘電特性を得るには550 で以上が好ましく、また、高集積化した場合のコンタク トプラグ等にダメージを与えないには650℃以下が好ましい

【0091】なお、上配第3の実施の形態では、熱処理工程における雰囲気ガス圧力を0.1Torr~760Torrとしたが、これを0.5Torr未満にすると酸化物薄膜からBiが蒸発して抜け、良好な強誘電特性が得られない傾向を示した。また、熱処理工程における雰囲気ガス圧力が20Torrを越えると、本発明による熱処理工程の低温化の効果が薄れ、これを越える雰囲気ガス圧力ではガス圧力が高くなるほど強誘電特性が悪化する傾向がみられた。これらのことから、熱処理工程における雰囲気ガス圧としては、0.5Torr以上20Torr以下が好ましい。

[0092] なお、上配第3の実施の形態では、熱処理工程における雰囲気ガスとして酸素を用いたが、これ以外にアルゴン、窒素、酸素とアルゴンとの混合ガス、又は酸素と窒素との混合ガスを用いて、1気圧よりも低いガス圧力雰囲気中で上配第3の実施の形態と同様の熱処理を行ったものについても同様の特性が得られた。

【0093】また、スパッタ法による酸化物薄膜(ピスマスストロンチウムタンタレート薄膜)成膜時の基板温度(成膜温度)について検討した結果、基板温度が250℃未満では、酸化物薄膜が完全なアモルファス構造となってしまい、上部電極形成後の熱処理によりBiの蒸発が大きいために、層状ペロブスカイト構造とはならず、強誘電特性も得れなかった。そして、基板温度が500℃を越えると、スパッタ成膜時のBiの再蒸発が大きく、また、スタック構造等の素子化する場合を考慮すると、下地電極へのダメージが大きく望ましくない。これらのことから、スパッタ法による酸化物薄膜成膜時の基板温度(成膜温度)としては、250℃以上500℃以下が好ましい。

【0094】また、スパッタ法により形成された酸化物 薄膜 (ピスマスストロンチウムタンタレート薄膜) のB i 組成について検討した結果、Bi組成が化学量論比 (Sr/Bi/Ta=1/2/2) に対して不足していると、上部電極形成後の熱処理による結晶化が不十分となり、強誘電特性が著しく劣化してしまった。そして、化学量論比に対する酸化物薄膜のBiの過剰量が30m o1%を越えると、強誘電特性が劣化してしまった。これらのことから、MOCVD法により形成された酸化物 薄膜のBiの過剰量としては、0mo1%以上30mo1%以下が好ましい。

【0095】以上のように、上記第3の実施の形態のも

19

のでは、熱処理工程を1気圧より低いガス雰囲気中で行うことにより、熱処理温度を従来より低くした場合でも、Pr値及び8Q値の急激な減少を抑制できる。それにより、最高熱処理温度600℃以下でも強誘電体メモリとして十分な特性が得られ、FRAMの高集積化に必要なスタック構造を採用することが可能となる。また、上記第3の実施の形態では、結晶粒子の粗大化を抑制して、強誘電体薄膜の緻密化、表面平坦化が実現できたので、リーク電流の低減が可能となるばかりでなく、微細加工にも適しており、高密度デバイスへ応用可能なものである。

【0096】また、上記第3の実施の形態を用いて、上記第2の実施例と同様に、強誘電体メモリセルの作製を行っても、上記第2の実施形態と同様の優れた特性が得られることを確認している。なお、このときの強誘電体 薄膜を形成するための熱処理条件としては、酸素雰囲気ガス圧を5Torr、熱処理温度を600℃、熱処理時間を30分間とした。

【0097】なお、上記の実施の形態において、強誘電体薄膜の材料としてSBTO (SrBi2Ta2O9)を用いたが、材料はこれに限定されるものではなく、SrBi2Nb2O9、SrBi2 (Ta, Nb) 2O9、Bi4Ti3O12、SrBi4Ti4O15、SrBi4 (Ti, Zr) 4O15、CaBi2Ta2O9、BaBi2Ta2O9、BaBi2Ta2O9、BaBi2Nb2O9、PbBi2Ta2O9などの物理的蒸着法で以膜可能なビスマス層状構造化合物材料であれば、本発明は適用可能である。

【0098】なお、上記第1及び第2の実施の形態では、酸化物薄膜の形成に、MOCVD法又はスパッタ法を用いたが、本発明がこれに限定されるものではなく、 真空蒸着法、レーザアブレーション法等の物理的蒸着法や、MOCVD法以外のCVD法等の化学的蒸着法を用いることができるものである。

#### [0099]

【発明の効果】本発明の強誘電体導膜素子の製造方法によれば、物理的蒸着法又は化学的蒸着法を用いた強誘電体薄膜の形成において、所望の強誘電体薄膜材料の成分元素から成る酸化物薄膜を形成し、その上に上部電極薄膜を形成した後の熱処理工程として、1気圧より低いガス圧力雰囲気中にて酸化物薄膜を加熱することにより、強誘電体薄膜を結晶化させることで、従来の方法よりも成膜温度の低温化が可能となる。さらに、本発明の強誘電体薄膜の製造方法により作製された膜は、粒子径の小さい概密な膜となり、リーク電流が小さく絶縁耐性の高い強誘電体薄膜を得ることができる。

【0100】さらに、本発明の製造方法では、600℃ という低温の熱処理工程により、メモリとして十分な特 性が得られるので、強誘電体メモリのスタック構造を用 いた集積化が可能となる。

【0101】また、本発明の強誘電体博膜素子の製造方 50

法により作製された薄膜は、結晶粒子の粗大化を抑制して膜の緻密化、表面平坦化が実現でき、微細加工にも適しているので、より高密度なデバイスの製造が実現できる。

### 【図面の簡単な説明】

【図1】本発明による第1の実施の形態の強誘電体薄膜 素子の概略断面図である。

【図2】第1の実施の形態の酸化物薄膜の熱処理(アニール)を施さない場合のX線回折による結晶性の評価結果を示す図である。

【図3】第1の実施の形態の酸化物薄膜の熱処理(アニール)を施した場合のX線回折による結晶性の評価結果を示す図である。

【図4】第1の実施の形態の強誘電体傳膜素子の熱処理 温度に対する残留分極Prの変化を示すグラフである。

【図5】第1の実施の形態の強誘電体褥膜素子の熱処理 温度に対する抗電界E c の変化を示すグラフである。

【図6】第1の実施の形態の強誘電体溶膜素子の熱処理 温度に対する蓄積電荷量δQの変化を示すグラフであ 20 る。

【図7】第1の実施の形態の強誘電体構膜素子の印加電 圧に対する残留分極Prの変化を示すグラフである。

【図8】第1の実施の形態の強誘電体薄膜素子の印加電 圧に対する抗電界Ecの変化を示すグラフである。

【図9】第1の実施の形態の強誘電体複膜素子の印加電 圧に対する蓄積電荷量δQの変化を示すグラフである。

【図10】第1の実施の形態の強**誘電体博膜素子**の疲労 特性を示す図である。

[図11] 第1の実施の形態の強誘電体薄膜素子の熱処 理温度に対する3V印加時のリーク電流の変化を示すグ ラフである。

【図12】比較例の強誘電体構膜素子の熱処理温度に対する残留分極Prの変化を示すグラフである。

【図13】比較例の強誘電体薄膜索子の熱処理温度に対する抗電界E c の変化を示すグラフである。

【図14】比較例の強誘電体帯膜素子の熱処理温度に対 する蓄積電荷量δQの変化を示すグラフである。

【図15】比較例の強誘電体薄膜素子の熱処理温度に対する3V印加時のリーク電流の変化を示すグラフである。

【図16】本発明による第2の実施の形態の強誘電体メモリの要部断面図である。

【図17】第2の実施の形態の強誘電体メモリの製造工程の一部を示す断面図である。

【図18】第2の実施の形態のSBTO強誘電体メモリに3Vの電圧を印加したときのヒステリシスループを示すグラフである。

【図19】第2の実施の形態のSBTO強誘電体メモリ の疲労特性を示すグラフである。

【図20】第3の実施の形態の強誘電体薄膜素子の熱処

21 理工程の雰囲気ガス圧力に対する残留分極Prの2倍の 2Pr値の変化を示すグラフである。

【図21】第3の実施の形態の強誘電体薄膜素子の熱処理工程の雰囲気ガス圧力に対する抗電界Ecの変化を示すグラフである。

【図22】第3の実施の形態の強誘電体薄膜素子の印加 電圧に対するヒステリシス曲線の変化を示す図である。

【図23】第3の実施の形態のSBTO薄膜の熱処理工程の雰囲気ガス圧力に対するのX線回折の変化を示す図である。

【図24】第3の実施の形態の強誘電体薄膜素子の疲労 特性を示す図である。


【図25】第3の実施の形態の強誘電体薄膜素子の熱処 理温度に対する残留分極Prの2倍の2Pr値の変化を 示すグラフである。 【図26】第3の実施の形態のSBTO薄膜の表面形状のSEMによる観察結果を示す電子顕微鏡写真である。 【符号の説明】

- 1 Si基板
- 2 SiO2
- 4 下部電極層
- 5、48 強誘電体薄膜
- 6 上部電極層
- 4.1 第2導電型不純物拡散領域
- 10 43、44、51、52 層間絶縁膜
  - 45 メモリ部コンタクトプラグ
  - 47 下部電極
  - 49 プレート線
  - 54 第1導電型シリコン基板

[図1]


[図2]







[図3]

[図4]







[図5]




[図7]




[図9]




[図12]




[図6]




[図8]




【図10】




[図16]




(図11)




[図13]




[図14]




【図15】



[図18]




(図19)





【図17】




【図21】











(c)


【図22】






[図23]


[图24]






[図25]

【図26】





# フロントページの続き

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
HO1L	21/8247			H01L	29/78	371	
	29/788				41/08	С	
	29/792				41/18	1 0 1 Z	
	37/02				41/22	_ Z	
	41/09						
	41/18						
	41/22						
// H01L	21/316						

#### (72)発明者 松永 宏典

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内